Оркада » Публикации » DDR SDRAM - преимущества разработки и задачи обеспечения целостности сигналов

DDR SDRAM - преимущества разработки и задачи обеспечения целостности сигналов

Современные электронные продукты являются таковыми благодаря памяти. Серверы, компьютеры, смартфоны, игровые консоли, модули GPS и многое другое используют современные процессоры и ПЛИС. В любом из этих устройств используются высокопроизводительные устройства памяти DDR разных поколений. С каждым новым поколением DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory — синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных) появляются новые преимущества, такие как увеличение скорости, объема и снижение энергопотребления.

Проблема в том, что DDRx не так легко интегрировать в ваш проект печатной платы. Необходимо решать целый круг задач – от снижения проектных допусков до проблем целостности сигналов. В этой статье обсуждаются вопросы, затрагивающие целостность сигналов, в том числе связанной с устройствами DDR памяти, и то, что вы можете сделать для обеспечения целостности сигналов

ДЖИТТЕР, ШУМ И ДРУГМЕ ПРОБЛЕМЫ ЦЕЛОСТНОСТИ СИГНАЛОВ

Во-первых, нам необходимо понимать что происходит на печатной плате при использовании DDR. Тактовый сигнал в интерфейсе DDR передается от контроллера памяти до микросхем DDR. Сигналы передаются и принимаются создавая шум.

Шум можно рассматривать как любую нежелательную энергию, добавляемую к идеальному сигналу. Это может быть вызвано соседними сигналами, плохо спроектированным каналом, неверным импедансом или другими факторами. Когда присутствует шум, то он выглядит как отклонение формы фактического сигнала от идеального.

Любое отклонение от идеального сигнала влияет на целостность сигнала. Отклонения по времени (джиттер) и амплитуде/напряжению (шум) также влияют на производительность системы. Проблемы с целостностью сигналов становятся причиной информационных сбоев в системе DDR, значительно повышают частоту битовых ошибок системы. В конечном итоге система не сработает.

Давайте рассмотрим пример. Если схемотехник или тополог подключил передатчик на некотором расстоянии к приемнику без согласующих нагрузок, то в результате форма сигнала получится примерно как на рис.1 (см. ниже). Здесь мы видим нарушения типа обратный «звон» и выброс. Осциллограмма показывает выброс за пределы 1,75 В при номинале 1,2 В, что может привести к преждевременному выходу компонента из строя. Также наблюдается обратный «звон» до уровня 0,86 В, что может привести к сбоям логики с DDR4 в зависимости от установок. Если бы печатная плата была выпущена с такой топологией, то ошибки в потоке данных были бы неизбежны и приемники повреждены.

Теоретически вы можете устранить «звон» и выбросы путем уменьшения длинны проводников, но это довольно редкая практика в реальном мире. Более практичным решением является использование терминирующих резисторов (Рис. 2). Терминация снижает шум, повышая качество сигнала. Но как тип вы должны использовать, с каким номиналом и по какой стоимости? Даже небольшие изменения в номиналах резисторов могут значительно повлиять на производительность схемы, поэтому так важно их правильно подобрать. Единственный способ подбора – это моделирование, в частности путем использования мастера терминации, такого как встроенный в HyperLynx®.

Рисунок 1 и 2: Топология с проблемами в качестве сигнала (слева) и, после добавления терминаторов, та же топология с корректным сигналом (справа)

ПРОБЛЕМЫ ТАЙМИНГА В DDRx

Поскольку более широкие параллельные шины, такие как DDR3/DDR4, заходят в гигагерцовый диапазон и становятся обычным делом для проектов печатных плат, как никогда важным является решение проблем с целостностью сигналов.

DDR3 SDRAM, например, имеет большие преимущества по скорости передачи данных по сравнению с DDR2 и охватывает диапазон от 800 Мбит/сек до 1600 Мбит/сек и более. Также увеличена пропускная способность благодаря архитектуре битовой предвыборке, снижено энергопотребление (1,5 В), изменен импеданс источника и введена технология динамического терминирования сигналов (ODT - on-die termination). DDR3 использует топологию типа «fly-by», что означает последовательную передачу адресных, командных и управляющих сигналов от одной микросхемы DRAM к другой последовательно. При использовании корректной терминации VTT, DDR3 получает повышенную пропускную способность и улучшения в целостности сигналов. В тоже время DDR3 также создает новые проблемы с обеспечением целостности сигналов, особенно с выбором схемы ODT, более высокими скоростями передачи данных и временными искажениями.

Несмотря на то, что контроллеры, которые выполняют автоматическую калибровку режимов чтения/записи, оптимизируют временные допуски дизайна, разработчику по-прежнему необходимо обеспечивать надлежащие допуски перед выпуском печатной платы. Временные допуски в интерфейсах DDR3 настолько малы, что эмпирических правил проектирования недостаточно и необходим подробный анализ дизайна, чтобы гарантировать его работу на требуемых скоростях.

Эти сложные временные взаимосвязи непросто проанализировать. Чтобы в целом определить и устранить сбои в устройствах DDR или оптимизировать временные характеристики в частности, инженеру необходимо провести анализ первопричин, что может быть сложной и утомительной задачей.

На поиск ошибок в проекте и их устранение требуется дополнительное время, что приводит к срыву производственных планов и выходу нового продукта на рынок. Передовые инструменты моделирования могут помочь инженерам быстро найти и устранить коренные причины сбоев путем анализа сигналов и их корректировки до приемлемого уровня битовых ошибок.

АНАЛИЗ ЦЕЛОСТНОСТИ СИГНАЛОВ В СИТЕМАХ DDR SDRAM

Стандарты JEDEC включают перечень рекомендаций, которыми должны руководствоваться инженеры для успешного проектирования. Критически важно, чтобы DDR SDRAM соответствовали этим рекомендациям для правильной работы и отсутствия проблем с целостностью сигналов. Тем не менее проведение всех необходимых измерений и вычислений может быть довольно трудной задачей.

Иногда эти измерения можно в целом избежать, строго следуя руководству по разработке топологии от производителя контроллера. Но что если руководство неприменимо вследствие различных системных и проектных ограничений? Что если вы соблюдали руководство, но вам необходимо убедится в том, что проект соответствует требованиям для нормальной работы устройства? Что если у вас нет времени проверять соответствие всем рекомендациям и вам просто нужна быстрая проверка перед выпуском физического прототипа?

Моделирование – это лучшее речения для вышеуказанных случаев, так как оно позволят проанализировать вам проект на наличие любой проблемы с целостностью сигналов. Мастер HyperLynx® DDR позволяет вам промоделировать весь канал DDR за один прогон. После того, как необходимые модели получены от производителей устройств, настройка моделирования займет не более 10 минут, что позволит задействовать моделирование без задержек (Рис.3):

Рис. 3 Моделируйте DDR канал максимально быстро при помощи мастера настройки HyperLynx® DDR для достижения оптимальной производительности

Процесс настройки прост, так как все этапы можно пройти при помощи интуитивно понятного мастера. Пользователи предоставляют соответствующую информацию, включая выбор IBIS моделей для устройств контроллера и памяти, управляемые значения циклов чтения/записи, ODT и назначение шин, стробов и сигнальных масок. Настройки мастера могут быть сохранены и повторно загружены в будущем для экономии рабочего времени.

Моделирование может выполняться на пред- и посттопологическом уровнях, помогая вам определить требования к топологии или проверять топологию по ее завершении.

ОЦЕНКА РЕЗУЛЬТАТОВ

Моделирование будет включать целостность сигналов и тайминга всей шины DDR. После процесса моделирования будет сгенерирован отчет, включая таблицу с результатами теста (pass/fail) на основе информации, введенной вами через мастер. Результаты могут быть отфильтрованы, позволяя вам исследовать тайминги и вопросы целостности сигналов по всем циклам чтения и записи в шине управления (адреса, команды) или по дифференциальным парам. Все результаты в отчете имеют гиперссылки на соответствующие данные моделирования для быстрого просмотра осциллограмм для сигналов с вопросами.

Данные по пакетному моделированию сохраняются на диск через мастер DDRx. Это позволяет вам использовать осциллограф HyperLynx для изучения нескольких сигналов одновременно на наличие проблем SI в режиме офлайн. Вы также можете интерактивно разместить курсоры и отметить нежелательные положительные и отрицательные выбросы или несогласованность тайминга.

ВЫВОДЫ

DDR SDRAM дает новые и мощные возможности для электроники. Как и другие быстродействующие технологии память DDR заставляет решать целый ряд проектных задач. Целостность сигналов – это неустойчивая вещь, которую необходимо тщательно прорабатывать во избежание дорогостоящих сбоев продукта. Моделирование – отличный способ обеспечения целостности сигналов, который позволяет учесть многие эффекты печатного монтажа, такие как изменения импеданса и временные задержки, давая полное представление о работе вашего интерфейса памяти. Мощные инструменты моделирования помогут обеспечить соответствие ваших проектов стандартам JEDEC или пользовательским стандартам. Они помогут сделать ваш продукт работоспособным с требуемой производительностью и скоростью.

Мастер HyperLynx DDR интегрирован маршруты разработки PADS® и Xpedition®.

 

¹ Отсутствует в PADS HyperLynx DDR.