Эффективное использование HyperLynx DRC в маршруте проектирования печатных плат 

КРАТКОЕ ОПИСАНИЕ HYPERLYNX  DRC

HyperLynx® DRC выполняет проверку электрических правил проектирования печатных плат, связанных с электромагнитными помехами, электромагнитной совместимостью, целостностью сигнала и целостностью питания. HyperLynx DRC включает в себя базовый набор проверок и предлагает широкие возможности по их настройке и созданию новых правил. В HyperLynx DRC реализована объектная модель автоматизации (AOM) при доступе к объектам базы данных проекта, что дает возможность глубокого анализа геометрии данных объектов. Это позволяет разрабатывать комплексные правила проверки топологии со многими переменными. Благодаря поддержке VBScript и JavaScript, подробной документации по стандартам кодирования AOM и DRC и встроенной среде отладки скриптов  HyperLynx DRC ускоряет анализ проекта  за счет автоматизации проверок.

ВВЕДЕНИЕ

Современные продукты становятся все более сложными, а стоимость и время их проектирования сокращаются. Например, последние поколения памяти, такие как DDR3 или DDR4, требуют трассировки дифференциальных пар для строба и тактовых сигналов. Между парами должна быть одинаковая длинна проводников. Если пара проходит через дифференциальные переходные отверстия, то расстояние от источника сигнала до этих отверстий необходимо строго контролировать. Дифференциальные пары широко используется в высокоскоростных интерфейсах, таких как PCI Express, USB, HDMI и SATA, многие из которых работают на частоте более 1 ГГц.

Анализ целостности сигналов получил широкое распространение, начиная со второй половины 1980-х годов. Сегодня моделирование целостности сигналов становится важной частью маршрута проектирования, а по мере роста скоростей в современных схемах это становиться необходимостью. При проведении моделирования также необходимо наличие сигнальных моделей устройств, таких как IBIS, SPICE, HSPICE, Touchstone и т.д.

Электромагнитное моделирование стало широко применяться с 1990-х годов из-за ужесточения требований FCC (Федеральная комиссия США по связи). Оценка электромагнитного излучения, электромагнитных полей в трехмерной симуляции также важна и требует экспертных знаний в области моделирования подложки.

Трехмерная симуляция занимает довольно много времени. Кроме этого требуется техническая экспертиза симуляции и поиск исправления. Для проведения экспертного анализа в самые сжатые сроки был разработан метод, основанные на правилах.

ПРОЦЕСС ВЕРИФИКАЦИИ

Давайте рассмотрим процесс проверки дизайна в HyperLynx DRC. Когда вы запускаете HyperLynx DRC (Рис. 1), то загружается набор параметров по умолчанию. Загружаются группы правил, параметры для каждого правила в группе и объекты, которые должны быть проверены правилами. Настройки автоматически генерируются системой в настройках вашей среды.

Рис. 1 Маршрут верификации проекта

 

ГРУППЫ ПРАВИЛ И ПАРАМЕТРЫ

 

Таблица 1 Правила и их параметры

таблица правил и их параметров

 

 

В крайне правом столбце таблицы 1 отображается пять групп правил. Группа DDR4 CLK / DQS отвечает за сигналы синхронизации и строба DDR4. В этих сигналах используются дифференциальные пары, поэтому эта группа правил имеет действующие правила «Diff Impedance» (дифференциальный импедансе), «# of through through holes» (количество переходных отверстий) и «Reference plane change» (смена опорного слоя). Группа правил DDR4 DQ / ADD - это группа правил для шин адреса и данных DDR4. Поскольку это одиночные трассы, то для них используются правила «(Single Trace) Impedance” (импеданс).

 

100Ω ± 10% характеристический импеданс принят для дифференциальных пар клоков и стробов DDR4, при этом 90Ω ± 15% рекомендуется для USB2.0. Перед началом моделирования необходимо изменить значение параметров, на основе которых будут проверяться объекты топологии.

Как вы можете видеть одно и тоже правило может иметь разные значения в разных группах правил. Эти группы правил и настройки параметров сохраняются и будут повторно использованы для новой проверки.

Рисунок 2 показывает типовой процесс проектирования печатной платы.  Проектирование началось с компоновки и продолжалось вплоть до завершающих процессов. В верхней части рисунка 3 верификация выполняется на последнем этапе. Это приводит к большому циклу повторных итераций, что значительно сказывается на производительности.

Типовой процесс проектирования

Рис. 2  Типовой процесс проектирования показан  (сверху) и идеальный процесс проектирования, который может быть реализован при помощи HyperLynx DRC (снизу)

 

В нижней части рисунка 3 представлен идеальный процесс, в котором верификация проходит на каждом этапе маршрута проектирования. Для запуска нескольких симуляций их настройка должна быть достаточно простой и сама симуляция должна завершаться быстро.

Рисунок 4 показывает итоговый перечень правил, которые должны применяться на разных этапах проектирования. В этом маршруте трассировка критических сетей является вторым этапом, где еще отсутствуют плэйны. Поэтому невозможно точно рассчитать дифференциальный импеданс и импеданс с фактическим поперечным сечением проводников. Однако HyperLynx DRC может учитывать сплошную заливку в плэйнах, заданных в описании стека. Это позволяет вам проверить дизайн с помощью этих правил даже на этом самом раннем этапе разработки. Позже вы должны будете проверить импеданс или дифференциальный импеданс, когда плэйны будут полностью разработаны. На этом этапе проверка будет выполняться с учетом фактического наполнения слоев плэйн и областей сплошной заливки.

Хотя это не показано на рисунке 4 вам необходимо будет подготовиться два набора групп правил – один набор для раннего этапа разработки и второй для поздней фазы. Первая группа содержит правила импеданса, дифференциального импеданса и количества переходных отверстий, в другую группу входят те же правило, но вместо количества переходных отверстий здесь участвует правило смены опорного слоя.

Набор правил для проверки проекта на ранних стадиях проектирования

Рис. 3  Использование набора правил для проверки проекта на ранних стадиях проектирования устраняет излишние итерации. Тот же группы правил могут применяться несколько раз с различными настройками параметров.

 

 Установить сплошные плэйны можно через параметр AssumeSolidPlanes

Рис. 4 Установить сплошные плэйны можно через параметр AssumeSolidPlanes. Эта настройка может храниться как параметр правила

 

Требуется ли учитывать или нет сплошную заливку плейнов – это  настраивается в параметрах правил. Вы можете установить значение «Да» или «Нет», как показано на рисунке 4. Реальные медные полигоны могут быть достаточно сложными (Рисунок 5), но основная стратегия заключается в оптимизации структуры полигонов для обеспечения надлежащего импеданса в соответствии с требованиями.

 

Импеданс может быть рассчитан на ранней стадии проектирования

Рис. 5 Импеданс может быть рассчитан на ранней стадии проектирования, если принимать во внимание сплошную заливку плэйнов, заданных в стеке

 

ЧТО ТАКОЕ СПИСОК ОБЪЕКТОВ?

Одной из важных характеристик HyperLynx DRC является концепция списка объектов. Объекты, к которым применяются правила, могут оказывать существенное влияние на производительность и точность полученных результатов.


Правило дифференциального импеданса, рассмотренное на рисунке 3, имеет разные значения для DDR4, PCIe, HDMI и USB. Например, если вы запускаете проверку со значение 100 Ом для всей платы, то программа покажет нарушения на множестве дифференциальных пар, которые не входят в DDR4. Эти «ложные нарушения» могут обрушить вашу производительность. Решение этой проблемы заключается в создании списка, который будет содержать только те объекты, которые вы хотите проверить с помощью правила. Например, это создание списка объектов с именем «DDR4_CLK», который будет содержать только цепи DDR4. Если применить правило импеданса к этому списку, то  проверка пройдет только для цепей DDR4.

Рисунок 6 показывает пример того, как используется список объектов с названием PCIe2. При использовании правила именования в этом объекте автоматически появляются трассы, название которых начинается на «pcie».

Рисунок 7 иллюстрирует как применяется правило к выбранному списку объектов. В окне настроек дифференциального импеданса мы изменили значение параметра Applied To (область действия) с «Whole Board» (вся плата) на «Object list» (список объекта) и задали название объекта «PCIe2».

Эти свойства и правила наименования списка объекта также сохраняются. Повторное использование файла с настройками позволит вам автоматизировать процесс проверки, которая настраивается в специальном правиле со специфическим набором параметров по отношению к выбранному объекту. Это позволяет увеличить количество проверок.

Рис.6.   Пример списка объектовНазначение правил на список объектов

Рис. 7. Назначение правила на список объектов

 

ВЫВОДЫ

HyperLynx DRC является интуитивным, высокоточным и гибким инструментом. При помощи HyperLynx DRC вы можете параллельно с процессом разработки проводить верификацию проекта, исключая возможные доработки и значительно повышая свою производительность. Кроме того, это позволяет инженерам находить проблемы в проекте, которые требуют быстрой и своевременной симуляции, что поможет вам повысить качество проекта.

ССЫЛКИ

Для дополнительной информации о HyperLynx DRC посетите страницу

www.mentor.com/pcb/hyperlynx/electrical-rule-check 

Хотите попробовать HyperLynx в дейстивии? Посетите облако

www.mentor.com/pcb/product-eval/hyperlynx-drc-vlab